描述:AL5DAxxxx 3.3V, 5V Asynchronous Dual-Port SRAM 是AverLogic Technologies, Corp.生产的一款支持1k/2k/4K/8K/16K/32K x 8/9/16/18-bit的双端口SRAM，具有完全异步的双端口SRAM，针对通信市场，最大访问时间为30ns，支持16/18位设备的字节写/读，支持3种模式的片上仲裁逻辑：Busy，Interrupt和Semaphore，Busy方案电路在两个端口之间仲裁，中断机制允许端口到端口通信，全硬件支持信号量以允许端口之间进行软件握手，支持多种引脚选择，用于Master或Slave模式：VIH M/S =用于Master上的BUSY输出标志；VIL M/S =用于Slave上的BUSY输入标志，可通过使用多个设备的Master/Slave芯片选择将数据总线扩展到32/36位或更多，支持3.3v和5v系列低功耗，与IDT或Cypress兼容和功能等效，可在52-PLCC、68-PLCC、84-PLCC、64-TQFP/STQFP、80-TQFP、100-TQFP中使用。
描述:AVERLOGIC AL5DAxxxx 3.3V, 5V Asynchronous Dual-Port SRAM 1k/2k/4K/8K/16K/32K x 8/9/16/18-bit ,查找说明书,说明书,指南,手册,用户指南,使用说明,操作说明,说明书下载,说明书大全
文件大小:89 KB
文件校验:B8A7E4BDB38D6E4437A6431D30A5DFCD
desc:AL5DAxxxx 3.3V, 5V Asynchronous Dual-Port SRAM 是AverLogic Technologies, Corp.生产的一款支持1k/2k/4K/8K/16K/32K x 8/9/16/18-bit的双端口SRAM，具有完全异步的双端口SRAM，针对通信市场，最大访问时间为30ns，支持16/18位设备的字节写/读，支持3种模式的片上仲裁逻辑：Busy，Interrupt和Semaphore，Busy方案电路在两个端口之间仲裁，中断机制允许端口到端口通信，全硬件支持信号量以允许端口之间进行软件握手，支持多种引脚选择，用于Master或Slave模式：VIH M/S =用于Master上的BUSY输出标志；VIL M/S =用于Slave上的BUSY输入标志，可通过使用多个设备的Master/Slave芯片选择将数据总线扩展到32/36位或更多，支持3.3v和5v系列低功耗，与IDT或Cypress兼容和功能等效，可在52-PLCC、68-PLCC、84-PLCC、64-TQFP/STQFP、80-TQFP、100-TQFP中使用。